Cadence推出Allegro X AI可顯著節(jié)省PCB設(shè)計(jì)時(shí)間

4月7日消息，楷登電子（美國 Cadence 公司）今日宣布推出 Cadence? Allegro? X AI technology，這是 Cadence 新一代系統(tǒng)設(shè)計(jì)技術(shù)，在性能和自動(dòng)化方面實(shí)現(xiàn)了革命性的提升。這款 AI 新產(chǎn)品依托于 Allegro X Design Platform 平臺(tái)，可顯著節(jié)省 PCB 設(shè)計(jì)時(shí)間，與手動(dòng)設(shè)計(jì)電路板相比，在不犧牲甚至有可能提高質(zhì)量的前提下，將布局布線（P&R）任務(wù)用時(shí)從數(shù)天縮短至幾分鐘。

傳統(tǒng)上，PCB 設(shè)計(jì)中的布局布線一直是一個(gè)耗時(shí)的手動(dòng)過程，會(huì)影響產(chǎn)品上市速度。Allegro X AI 技術(shù)利用云端的擴(kuò)展性來實(shí)現(xiàn)物理設(shè)計(jì)自動(dòng)化，在提供 PCB 生成式設(shè)計(jì)的同時(shí)，還可確保設(shè)計(jì)在電氣方面準(zhǔn)確無誤，并可用于制造。這項(xiàng)新技術(shù)可自動(dòng)執(zhí)行器件擺放、金屬鍍覆和關(guān)鍵網(wǎng)絡(luò)布線，并集成了快速信號(hào)完整性和電源完整性分析功能。使用生成式 AI 功能，客戶可以簡化自己的系統(tǒng)設(shè)計(jì)流程，將 PCB 設(shè)計(jì)周轉(zhuǎn)時(shí)間縮短 10 倍以上。

Allegro X AI 技術(shù)具有以下優(yōu)勢：

? 提高生產(chǎn)力：采用可擴(kuò)展架構(gòu)，利用云端的計(jì)算基礎(chǔ)設(shè)施，實(shí)現(xiàn)自動(dòng)布局布線，從而大幅縮短設(shè)計(jì)周轉(zhuǎn)時(shí)間。

? 更好的結(jié)果質(zhì)量：利用生成式 AI 自動(dòng)布局功能，能夠在設(shè)計(jì)的早期階段進(jìn)行可行性分析。超越手動(dòng)方法，探索更多解決方案可能性，進(jìn)一步優(yōu)化各類指標(biāo)，如在縮短線長的同時(shí)遵守設(shè)計(jì)約束條件。

? 高效的設(shè)計(jì)收斂：Allegro X 平臺(tái)與系統(tǒng)分析技術(shù)緊密集成，使用戶可以優(yōu)化設(shè)計(jì)的電氣性能和熱性能。

生成海報(bào)

免責(zé)聲明：本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網(wǎng)站出現(xiàn)的信息，均僅供參考。本網(wǎng)站將盡力確保所提供信息的準(zhǔn)確性及可靠性，但不保證有關(guān)資料的準(zhǔn)確性及可靠性，讀者在使用前請(qǐng)進(jìn)一步核實(shí)，并對(duì)任何自主決定的行為負(fù)責(zé)。本網(wǎng)站對(duì)有關(guān)資料所引致的錯(cuò)誤、不確或遺漏，概不負(fù)任何法律責(zé)任。任何單位或個(gè)人認(rèn)為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識(shí)產(chǎn)權(quán)或存在不實(shí)內(nèi)容時(shí)，應(yīng)及時(shí)向本網(wǎng)站提出書面權(quán)利通知或不實(shí)情況說明，并提供身份證明、權(quán)屬證明及詳細(xì)侵權(quán)或不實(shí)情況證明。本網(wǎng)站在收到上述法律文件后，將會(huì)依法盡快聯(lián)系相關(guān)文章源頭核實(shí)，溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。