臺積電3nm細節(jié)公布：2.5億晶體管/mm2 能耗性能大提升

近日，臺積電正式披露了其最新3nm工藝的細節(jié)詳情，其晶體管密度達到了破天荒的2.5億/mm2！

作為參考，采用臺積電7nm EUV工藝的麒麟990 5G尺寸113.31mm2，晶體管密度103億，平均下來是0.9億/mm2，3nm工藝晶體管密度是7nm的3.6倍。這個密度形象化比喻一下，就是將奔騰4處理器縮小到針頭大小。

性能提升上，臺積電5nm較7nm性能提升15%，能耗比提升30%，而3nm較5nm性能提升7%，能耗比提升15%。

此外臺積電還表示，3nm工藝研發(fā)符合預期，并沒有受到疫情影響，預計在2021年進入風險試產階段，2022年下半年量產。

工藝上，臺積電評估多種選擇后認為現(xiàn)行的FinFET工藝在成本及能效上更佳，所以3nm首發(fā)依然會是FinFET晶體管技術。

但臺積電老對手三星則押寶3nm節(jié)點翻身，所以進度及技術選擇都很激進，將會淘汰FinFET晶體管直接使用GAA環(huán)繞柵極晶體管。

生成海報

免責聲明：本網站內容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網站出現(xiàn)的信息，均僅供參考。本網站將盡力確保所提供信息的準確性及可靠性，但不保證有關資料的準確性及可靠性，讀者在使用前請進一步核實，并對任何自主決定的行為負責。本網站對有關資料所引致的錯誤、不確或遺漏，概不負任何法律責任。任何單位或個人認為本網站中的網頁或鏈接內容可能涉嫌侵犯其知識產權或存在不實內容時，應及時向本網站提出書面權利通知或不實情況說明，并提供身份證明、權屬證明及詳細侵權或不實情況證明。本網站在收到上述法律文件后，將會依法盡快聯(lián)系相關文章源頭核實，溝通刪除相關內容或斷開相關鏈接。